

ELECTRONICS GUIDE | جزوهٔ آموزشی مهندسی الکترونیک

راهنمای جامع
تغذیهٔ خارجی DCDC
در میکروکنترلرهای CH32

از معماری تغذیهٔ CH32H417 و دامنهٔ VDD12 تا طرح تغذیهٔ تک‌منبعی ۵ ولت با CH2003K و مدیریت پویا ولتاژ هسته در حالت اجرا و توقف

در این جزوه، ترجمهٔ فارسی سند رسمی AN01001 (نسخهٔ ۱٫۰، منتشرهٔ شرکت WCH) را با ترجمهٔ فنی و روان و با حفظ اصطلاحات اصلی سخت‌افزار می‌خوانید؛ ساختار دامنه‌های تغذیهٔ CH32H417 و شیوهٔ انتخاب مبدل خارجی مناسب، محاسبهٔ توان در دو حالت LDO داخلی و DCDC خارجی، روش کاهش ولتاژ LDO داخلی همراه با نمونهٔ کد، و طرح تغذیهٔ تک‌منبعی ۵ ولت با CH2003K به‌همراه سوئیچ پویا ولتاژ از طریق GPIO و کاهش جریان حالت توقف را گام‌به‌گام مرور می‌کنیم.

معماری تغذیهٔ CH32H417 · دامنهٔ VDD12 · مبدل DCDC خارجی · LDO داخلی · تراشهٔ CH2003K · تغذیهٔ تک‌منبعی 5V · سوئیچ پویا ولتاژ · واژه‌نامهٔ فنی

ترجمهٔ فارسی AN01001 V1.0 · نسخهٔ ۱٫۰ — آبان ۱۴۰۵

فهرست مطالب — برای پرش به بخش موردنظر، روی ردیف آن کلیک کنید؛ شمارهٔ صفحه‌ها بر اساس صفحات فیزیکی PDF است.

فهرست مطالب

۱ توضیحات و دامنهٔ کاربرد ۳

۲ بخش ۱ | معماری تغذیهٔ CH32H417 ..... ۴

1.1 ساختار تغذیه ۴

1.2 انتخاب مبدل خارجی مناسب ۵

1.3 طرح تغذیهٔ خارجی DCDC ۵

1.4 کاهش ولتاژ خروجی LDO داخلی ۷

۳ بخش ۲ | تغذیهٔ تک‌منبعی ۵ ولت با CH2003K ۸

2.1 طرح تغذیه ۸

2.2 جریان مصرفی کل سیستم ۹

۴ تاریخچهٔ نسخه‌ها و بیانیه ۱۰

۵ واژگان کلیدی (واژه‌نامهٔ فنی) ۱۰

فهرست شکل‌ها و جدول‌ها

شکل ۱-۱ چارچوب ساختار تغذیهٔ CH32H417 ..... ۴

شکل ۱-۲ نمودار مصرف بدون DCDC ۵

شکل ۱-۳ نمودار مصرف با DCDC ۶

شکل ۲-۱ مدار تغذیهٔ تک‌منبعی ۵ ولت با DCDC ۸

کد ۱ نمونهٔ کاهش ولتاژ LDO داخلی ۷

جدول ۱ دامنهٔ کاربرد سند ۳

جدول ۱-۲ جریان کل تأمین در حالت توقف ۱۰

جدول ۳ تاریخچهٔ نسخه‌ها ۱۰

جدول ۴ واژگان کلیدی ۱۰

چکیده — در بخشی از مدل‌های پرکاربرد سری CH32 دامنهٔ تغذیهٔ ۱٫۲ ولت (VDD12؛ دامنهٔ تغذیهٔ هسته و جانبی‌های پرسرعت) از طریق پایه‌ها در دسترس قرار گرفته است تا بتوان آن را مستقیماً با مبدل DCDC خارجی تغذیه کرد و جریان بار را به منبع خارجی سپرد. این سند کاربردی معماری تغذیهٔ CH32H417 را شرح می‌دهد، معیارهای انتخاب مبدل خارجی و روابط توان در دو حالت LDO داخلی و DCDC خارجی را ارائه می‌کند، با نمونهٔ رجیستری ولتاژ LDO داخلی را پایین می‌آورد و در پایان طرح تغذیهٔ تک‌منبعی ۵ ولت مبتنی بر تراشهٔ CH2003K همراه با سوئیچ پویا ولتاژ هسته و داده‌های جریان حالت توقف را معرفی می‌کند.

مقدمه

توضیحات و دامنهٔ کاربرد

در بخشی از مدل‌های پرکاربرد سری CH32، دامنهٔ تغذیهٔ ۱٫۲ ولت (VDD12؛ دامنهٔ تغذیهٔ هسته و جانبی‌های پرسرعت) از طریق پایه‌ها بیرون آورده شده و امکان تغذیهٔ مستقیم با مبدل DCDC خارجی فراهم است؛ به این ترتیب، جریان بار این دامنه می‌تواند توسط منبع تغذیهٔ خارجی تأمین شود. این یادداشت کاربردی به‌تفصیل طرح تغذیهٔ مستقیم دامنهٔ VDD12 با ولتاژ 1.2V از طریق مبدل کاهندهٔ DCDC خارجی را معرفی می‌کند؛ طرحی که بازده تبدیل توان را افزایش می‌دهد و مصرف کل سیستم و گرمای تولیدی تراشه را کاهش می‌دهد.


جدول ۱ دامنهٔ کاربرد سند اصلی AN01001

دامنهٔ کاربرد	سری
میکروکنترلرهای همگانی‌منظوره	میکروکنترلرهای همگانی‌منظورهٔ CH32

بخش ۱

معماری تغذیهٔ CH32H417

◆ ۱.۱ ساختار تغذیه



شکل ۱-۱ چارچوب ساختار تغذیهٔ CH32H417 (نمودار دامنه‌های تغذیه)

- VDD33 = 2.4~3.6V: برای تغذیهٔ بخشی از پایه‌های I/O و ریگولاتور LDO ولتاژ سیستم؛ از جمله ماژول USB 2.0 و PHY اترنت داخلی. هم‌زمان VDD33 با تغذیهٔ ریگولاتور LDO ولتاژ سیستمِ داخلی، خروجی تثبیت‌شده را روی پایه‌های VDD12A و VDDK فراهم می‌کند.
- VDD33A = 1.8~3.6V: برای تغذیهٔ بخش آنالوگ ADC، سنسور دما، HSADC، OPA، CMP، DAC و PLL.
- VDDIO = 1.65~3.6V: برای تغذیهٔ بخشی از پایه‌های I/O معمولی و تعیین دامنهٔ سطح بالای خروجی پایه‌ها؛ هم‌زمان VDDIO با تغذیهٔ ریگولاتور LDO پایه‌های I/Oِ داخلی، خروجی تثبیت‌شده را روی پایهٔ VIO18 فراهم می‌کند.
- VIO18 = 1.1~3.6V: برای تغذیهٔ بخشی از پایه‌های I/O پرسرعت و تعیین دامنهٔ سطح بالای خروجی پایه‌ها.
- VDD12A = 1.17~1.27V: برای تغذیهٔ ماژول USB 3.0 و ماژول ETH PHY داخلی. در کار عادی، ولتاژ VDD12A توسط ریگولاتور LDO ولتاژ سیستمی که از VDD33 تغذیه می‌شود تولید می‌گردد. برای کاهش گرمای تولیدشده توسط LDO تراشه، می‌توان این تغذیه را از خارج تأمین کرد (تولید توسط DCDC خارجی)؛ توصیه می‌شود ولتاژ تغذیهٔ خارجی کمی بالاتر از ولتاژ خروجی LDO داخلی انتخاب شود.

- VDDK = 1.17~1.27V: برای تغذیهٔ مدار هسته. در کار عادی، ولتاژ VDDK نیز توسط همان ریگولاتور LDO ولتاژ سیستم تولید می‌شود؛ مشابه VDD12A امکان تأمین این تغذیه از خارج با DCDC وجود دارد و توصیه می‌شود ولتاژ خارجی کمی بالاتر از ولتاژ خروجی LDO داخلی باشد.

۱.۲ انتخاب مبدل خارجی مناسب


برای کاهش مصرف توان تراشه و کاهش گرمای تولیدی LDO داخلی، می‌توان ولتاژ خروجی LDO داخلی را به‌اندازهٔ مناسب پایین آورد و هم‌زمان همان دامنهٔ تغذیه را از منبع خارجی تأمین کرد. هنگامی‌که ولتاژ تغذیهٔ خارجی کمی بالاتر از مقدار تنظیمی LDO داخلی باشد، جریان بار توسط منبع خارجی تأمین می‌شود.

هنگام تغذیهٔ مستقیم خارجی دامنهٔ VDD12، ولتاژ تغذیه باید دقیقاً الزامات مشخصات (اسپک) تراشه را برآورده کند و ظرفیت جریان خروجی منبع خارجی باید به‌طور کامل پوشش‌دهندهٔ مجموع تقاضای جریان دامنهٔ VDD12 تراشهٔ CH32H417 باشد. جریان VDDK و VDD12A هر یک به شرح زیر تعیین می‌شود:

- جریان VDDK: به فرکانس کاری CPU و شدت فعالیت هسته وابستگی بسیار نزدیک دارد و منبع اصلی مصرف توان تراشه در حالت اجرا (Run) است.
- جریان VDD12A: به نحوهٔ استفاده از USB 3.0 و PHY اترنت بستگی دارد؛ هنگام کار USB 3.0 یا ارتباط دوطرفهٔ کامل (Full-duplex) PHY اترنت، جریان دامنهٔ VDD12A به‌طور اضافی افزایش می‌یابد.

معیار انتخاب: ظرفیت جریان خروجی منبع خارجی باید این شرط را برآورده کند: $I_{DCDC} \geq I_{VDDK} + I_{VDD12A}$ به‌علاوهٔ حاشیهٔ اطمینان. طراح باید بر اساس پارامترهای دیتاشیت CH32H417 و با در نظر گرفتن پیکربندی مشخص جانبی‌ها و بار سیستم، آزمون واقعی مصرف توان انجام دهد تا مطمئن شود انتخاب منبع خارجی، در تمام شرایط کاری سیستم حاشیهٔ تغذیهٔ کافی را فراهم می‌کند.

۱.۳ طرح تغذیهٔ خارجی DCDC



شکل ۱-۲ نمودار مصرف بدون DCDC

در اینجا، جریان کل مصرفی تراشه (I_{DD}) به چند بخش تقسیم می‌شود: جریان I_{VDDK} مربوط به منطق دیجیتال (CPU، Flash، RAM و...)، جریان I_{VDD12A} مربوط به ماژول‌های USB 3.0 و ETH PHY داخلی، و جریان I_{others} مربوط به

بخش‌هایی که عمدتاً آنالوگ‌اند. با مثال $V_{DDK} = V_{DD12A} = 1.2V$ داریم:

توان کل خروجی با LDO داخلی:


$$P_{OUT} = 1.2 * (I_{VDDK} + I_{VDD12A})$$

تلفات توان کل با LDO داخلی:

$$P_{LOSS} \approx (V_{DD} - 1.2) * (I_{VDDK} + I_{VDD12A})$$

توان کل سیستم با LDO داخلی:

$$P_{TOTAL} \approx V_{DD} * (I_{VDDK} + I_{VDD12A} + I_{others})$$



شکل ۱-۳ نمودار مصرف با DCDC

توان کل خروجی با DCDC:

$$P_{DCDC_OUT} = 1.2 * (I_{VDDK} + I_{VDD12A})$$

تلفات کل توانی که DCDC از V_{DD} می‌کشد (با احتساب بازده تبدیل DCDC یعنی η_{DCDC}):

$$P_{DCDC_IN} = 1.2 * (I_{VDDK} + I_{VDD12A}) / \eta_{DCDC}$$

$$P_{LOSS} = P_{DCDC_IN} - P_{DCDC_OUT} = 1.2 * (I_{VDDK} + I_{VDD12A}) * (1 - \eta_{DCDC}) / \eta_{DCDC}$$

توان کل سیستم با DCDC:

$$P_{TOTAL} \approx 1.2 * (I_{VDDK} + I_{VDD12A}) / \eta_{DCDC} + V_{DD} * I_{others}$$

جزئیات دقیق نمودارهای بالا را در دیتاشیت تراشه ببینید.

◆ ۱.۴ کاهش ولتاژ خروجی LDO داخلی

پس از روشن‌شدن سیستم و پایدار شدن منبع خارجی 1.2V، رجیسترهای مربوطه را در کد نرم‌افزاری پیکربندی کنید تا ولتاژ خروجی LDO داخلی به مقداری پایین‌تر از ولتاژ تغذیهٔ خارجی تنظیم شود؛ با این کار، جریان بار توسط منبع خارجی گرفته می‌شود. نمونهٔ کاهش ولتاژ خروجی LDO داخلی:

```
/*********************************************************************
 * @fn      PWR_VDD12ExternPower
 *
 * @brief   Reduce the internal VDD12 voltage when the chip's VDD12 power supply is externally provided.
 *
 * @return  none.
 */
void PWR_VDD12ExternPower(void)
{
    uint32_t cfg = 0;

    cfg = *(vu32*)SYS_CFGR0_BASE;
    cfg &= ~((0x7 << 4) | (0x7 << 14) | (0x7 << 17));
    cfg |= ((0x1 << 4) | (0x1 << 14) | (0x1 << 17));
    *(vu32*)SYS_CFGR0_BASE = cfg;
}
```

کد ۱ نمونهٔ کاهش ولتاژ خروجی LDO داخلی هنگام تغذیهٔ خارجی VDD12

توضیح: در این نمونه، در رجیستر SYS_CFGR0 سه میدان سه‌بیتیِ تنظیم ولتاژ (بیت‌های 6~4، 14~16 و 17~19) از مقدار 0x7 به 0x1 تغییر داده می‌شوند تا ولتاژ خروجی LDO داخلی پایین آورده شود.


بخش ۲

تغذیهٔ تک‌منبعی ۵ ولت با CH2003K

۲.۱ طرح تغذیه

CH2003K یک تراشهٔ ترکیبی از مبدل کاهندهٔ DC-DC و ریگولاتور کاهندهٔ LDO است؛ این تراشه یک ریگولاتور خطی کم‌افت (LDO) با تبدیل نامی 5V به 3.3V و یک مبدل کاهندهٔ هم‌زمان DC-DC از نوع کنترل جریانی به‌همراه ترانزیستور توان با مقاومت داخلی پایین را در یک تراشه یکپارچه کرده است. مدار DC-DC از دامنهٔ ولتاژ ورودی 2.5V~5.5V پشتیبانی می‌کند و با مقاومت‌های تقسیم ولتاژ خارجی روی پایهٔ FB، حداقل ولتاژ خروجی 0.6V را پشتیبانی می‌نماید.

در اینجا طرح تغذیهٔ CH32H417 با یک تراشهٔ واحد CH2003K معرفی می‌شود: خروجی LDO با ولتاژ 3.3V پایهٔ VDD را تغذیه می‌کند و خروجی DC-DC دامنهٔ VDD12 را تأمین می‌نماید؛ از طریق یک پایهٔ GPIO روی CH32H417 می‌توان ولتاژ خروجی DC-DC را به‌صورت پویا تنظیم کرد: در حالت اجرا به 1.205V و در حالت STOP (وقتی ریگولاتور ولتاژ در حالت کم‌مصرف است) تا 0.875V کاهش می‌یابد تا مدیریت توان به‌صورت «به اندازهٔ نیاز» انجام شود.



شکل ۲-۱ مدار تغذیهٔ تک‌منبعی 5V با DCDC برای CH32H417

ولتاژ نمونه پایهٔ بازخورد FB در بخش DCDC تراشهٔ CH2003K برابر 0.6V است. در کاربرد استاندارد، ولتاژ خروجی با مقاومت کشیده‌به‌بالا R1 و مقاومت کشیده‌به‌پایین R2 از طریق تقسیم ولتاژ تعیین می‌شود؛ به‌گونه‌ای که $V_{OUT} = 0.6 \times (1 + R1/R2)$. با ورود یک پایهٔ GPIO از CH32H417 از طریق R3 به گره FB تراشهٔ CH2003K، نسبت تقسیم ولتاژ معادل تغییر می‌کند و سوئیچ ولتاژ انجام می‌شود.

خروجی سطح بالای GPIO:

$$V_{OUT} = (V_{FB}/R2 - (V_{DD} - V_{FB})/R3) * R1 + V_{FB}$$

$$V_{OUT} = 0.85V$$

خروجی سطح پایین GPIO:

$$V_{OUT} = (R1 * (R2 + R3)/(R2 * R3) + 1) * V_{FB}$$

$$V_{OUT} = 1.205V$$

در حالت اجرا، برای کار عادی باید VDD12 بالاتر از ولتاژ اسمی 1.2V تثبیت شود؛ در حالت STOP (وقتی ریگولاتور ولتاژ در حالت کم‌مصرف است)، خروجی DCDC خارجی می‌تواند تا 0.875V کاهش یابد تا مصرف توان کمتر شود.

- **روند پیکربندی نرم‌افزاری** — روند مقداردهی اولیه پس از روشن‌شدن: روشن‌شدن سخت‌افزار ← خروجی GPIO در سطح پایین و پایدار شدن خروجی DCDC ← پایین آوردن ولتاژ LDO داخلی تراشه ← مقداردهی اولیهٔ ساعت سیستم و جانبی‌ها.
- **روند رفتن به حالت STOP** — بالا بردن ولتاژ LDO داخلی تراشه ← خاموش‌کردن جانبی‌ها و کاهش فرکانس سیستم ← خروجی GPIO در سطح بالا ← ورود به حالت توقف ← پس از بیدارسازی، خروجی GPIO در سطح پایین ← پایین آوردن ولتاژ خروجی LDO داخلی.

◆ ۲.۲ جریان مصرفی کل سیستم

جریان مصرفی کل سیستم از سه بخش تشکیل می‌شود: جریان شاخهٔ ورودی DCDC، جریان شاخهٔ LDO و جریان ساکن خودِ تراشهٔ CH2003K.

جریان مصرفی کل سیستم:

$$I \approx V_{DCDC} * (I_{VDDK} + I_{VDD12A}) / (V_{IN} * \eta_{DCDC}) + I_{others} + I_{q_ch2003k}$$

جدول ۲-۱ جریان کل تأمین تراشه در حالت STOP (ریگولاتور در حالت کم‌مصرف)

نماد	پارامتر	شرط	مقدار نمونه	واحد
I_{DD}	جریان کل تأمین تراشه در حالت STOP (ریگولاتور ولتاژ در حالت کم‌مصرف)	بدون CH2003K، تغذیهٔ معمولی	1.4	mA
		تغذیه با CH2003V\CH2003K؛ DCDC مقدار 1.2V را فراهم می‌کند	1.3	mA
		تغذیه با CH2003K؛ DCDC مقدار 0.875V را فراهم می‌کند	0.8	mA

اگرچه طرح تغذیهٔ خارجی DCDC در این یادداشت کاربردی با CH32H417 و CH2003K مثال زده شده است، اما ایدهٔ آن برای سایر میکروکنترلرهای سری CH32 که پایهٔ دامنهٔ VDD12 را بیرون آورده‌اند نیز کاربرد دارد. مقدار اسمی ولتاژ دامنهٔ VDD12، تعریف پایه‌ها و رفتار تغذیه در حالت کم‌مصرف در مدل‌های مختلف ممکن است متفاوت باشد؛ برای هر مدل به دیتاشیت و دفترچهٔ مرجع همان مدل مراجعه کنید.

پیوست

تاریخچهٔ نسخه‌ها و بیانیه

جدول ۳ تاریخچهٔ نسخه‌های سند اصلی AN01001

تاریخ	نسخه	شرح تغییرات
2026/07/08	V1.0	انتشار نسخهٔ اول

بیانیه

این راهنما صرفاً جهت مرجع ارائه شده است و نویسندهٔ سند اصلی می‌تواند بدون اطلاع قبلی و در هر زمان، تغییراتی در محتوای آن اعمال کند. ترجمهٔ فارسی این سند توسط تیم معمار الکترونیک صنعت تهیه شده است؛ برای اطمینان از به‌روزترین نسخه به https://wch.cn مراجعه کنید.

پیوست

واژگان کلیدی (واژه‌نامهٔ فنی)

اصطلاحات فنی سخت‌افزار مطابق سند اصلی به‌صورت انگلیسی حفظ شده‌اند. جدول زیر معادل‌ها و شرح کوتاه هر واژه را برای مرجع سریع جمع می‌کند.

جدول ۴ واژگان کلیدی به‌کاررفته در این جزوه

واژه	یعنی چه؟
VDD12	دامنهٔ تغذیهٔ ۱٫۲ ولت؛ دامنهٔ تغذیهٔ هسته و جانبی‌های پرسرعت که در CH32H417 از طریق پایه‌ها بیرون آورده شده است
VDDK / VDD12A	تغذیهٔ مدار هسته / تغذیهٔ ماژول‌های USB 3.0 و ETH PHY؛ هر دو در بازهٔ 1.17~1.27V
VDD33 / VDD33A	تغذیهٔ ۳٫۳ ولت منطق، ساعت و جانبی‌های دیجیتال / تغذیهٔ بخش آنالوگ ADC، OPA، DAC و PLL
VDDIO / VIO18	تغذیهٔ پایه‌های I/O معمولی / خروجی ریگولاتور LDO پایه‌ها برای پایه‌های I/O پرسرعت
LDO	Low Dropout Regulator؛ ریگولاتور خطی کم‌افت؛ در این سند ریگولاتور داخلی سازندهٔ VDD12A و VDDK از VDD33
DCDC / Buck	مبدل DC به DC سوئیچینگ / نوع کاهندهٔ آن؛ بازده تبدیل بالاتر و تلفات حرارتی کمتر نسبت به LDO
CH2003K	تراشهٔ ترکیبی LDO با تبدیل نامی 5V به 3.3V به‌همراه مبدل کاهندهٔ هم‌زمان DC-DC با کنترل جریانی
FB	Feedback؛ پایهٔ بازخورد مبدل با ولتاژ نمونهٔ 0.6V؛ نسبت تقسیم ولتاژ، ولتاژ خروجی را تعیین می‌کند
Pull-up / Pull-down	مقاومت کشیده‌به‌بالا / کشیده‌به‌پایین (R1 و R2 در مدار FB) برای تنظیم ولتاژ خروجی
GPIO	پایهٔ ورودی/خروجی همگانی‌منظوره؛ در این طرح با R3 به گره FB متصل می‌شود و سوئیچ پویا ولتاژ را انجام می‌دهد
η_{DCDC}	بازده تبدیل مبدل DCDC؛ در روابط توان، تلفات خطی به‌صورت η/(1 - η) ظاهر می‌شود
Run / STOP	حالت اجرا (VDD12 روی 1.205V) / حالت توقف با ریگولاتور کم‌مصرف (کاهش خروجی DCDC تا 0.875V)
I_q	Quiescent Current؛ جریان ساکن تراشه؛ در محاسبهٔ جریان کل سیستم، جریان ساکن CH2003K نیز لحاظ می‌شود
SYS_CFGR0	رجیستر پیکربندی سیستم؛ میدان‌های سه‌بیتی تنظیم ولتاژ LDO داخلی در بیت‌های 6~4، 16~14 و 19~17
ETH PHY	لایهٔ فیزیکی اترنت؛ هنگام ارتباط دوطرفهٔ کامل، جریان دامنهٔ VDD12A افزایش می‌یابد
Full-duplex	ارتباط دوطرفهٔ کامل (ارسال و دریافت هم‌زمان)؛ یکی از شرایط افزایش جریان VDD12A



معمار الکترونیک صنعت

MEMAR ELECTRONIC SANAT (MES)

در مورد مطالب این جزوه و ترجمه، بدیهی است که از نقطه‌نظرات و پیشنهادهای شما عزیزان در این راستا خوشحال می‌شویم. همچنین اشکالات، کم‌وکاستی‌ها و پرسش‌های خود را در این مورد با ما در میان بگذارید تا در نسخه‌های بعدی لحاظ شوند.

با تشکر، حسن معماری

ترجمهٔ فارسی سند AN01001 V1.0 · نسخهٔ ۱٫۰ — تاریخ ساخت: ۱۴۰۵/۰۸/۱۹

راه‌های ارتباط با ما

گیت‌هاب	https://github.com/MEMAR-ELECTRONIC-SANAT
کانال تلگرام	https://t.me/Memar_Electronic
پیج اینستاگرام	https://www.instagram.com/Memar.Electronic
ایمیل	Memari.h@gmail.com